ADC的时钟抖动对信噪比影响有多大？

苏州知码芯信息科技有限公司2026-09-04

时钟抖动对ADC信噪比的影响随输入信号频率升高而急剧增大。对于低输入频率，ADC的量化噪声和热噪声主导，时钟抖动的影响可以忽略；但随着输入频率增加，时钟抖动项开始主导并掩盖ADC本身的噪声，导致SNR下降。定量关系：SNR_Jitter = -20log(2π·f_in·t_jitter)。在相同均方根时钟抖动下，模拟输入频率提高到三倍，SNR会降低约10dB。实例：均方根时钟抖动为200fs时，ADC在250MHz时的SNR性能限值为70dB，但如果要1GHz输入信号实现相同性能，均方根时钟抖动必须为50fs或更低。时钟源选择：为使高速ADC实现出色信噪比，应使用低抖动时钟源，并以差分信号驱动ADC的采样时钟输入端。设计建议：数据手册中的ENOB指标通常是在理想时钟下测得的，如果实际时钟源抖动较大，有效位数会明显下降。选型时应评估时钟源的实际抖动水平。