简单的去加重实现方法是把输出信号延时一个或多个比特后乘以一个加权系数并和 原信号相加。一个实现4阶去加重的简单原理图。
去加重方法实际上压缩了信号直流电平的幅度,去加重的比例越大,信号直流电平被压缩得越厉害,因此去加重的幅度在实际应用中一般很少超过-9.5dB。做完预加重或者去加重的信号,如果在信号的发送端(TX)直接观察,并不是理想的眼图。图1.31所示是在发送端看到的一个带-3.5dB预加重的10Gbps的信号眼图,从中可以看到有明显的“双眼皮”现象。 数字信号是指用一组特殊的状态来描述信号;江苏数字信号测试配件
很多经典的处理器采用了并行的总线架构。比如大家熟知的51单片机就采用了8根并行数据线和16根地址线;CPU的鼻祖——Intel公司的8086微处理器——**初推出时具有16根并行数据线和16根地址线;
现在很多嵌入式系统中多使用的ARM处理器则大部分使用32根数据线以及若干根地址线。并行总线的比较大好处是总线的逻辑时序比较简单,电路实现起来比较容易;但是缺点也是非常明显的,比如并行总线的信号线数量非常多,会占用大量的引脚和布线空间,因此芯片和PCB的尺寸很难实现小型化,特别是如果要用电缆进行远距离传输时,由于信号线的数量非常多,使得电缆变得非常昂贵和笨重。 江苏数字信号测试配件高速数字接口原理与测试;
数字信号测试串行总线的8b/10b编码(8b/10bEncoding)
前面我们介绍过,使用串行比并行总线可以节省更多的布线空间,芯片、电缆等的尺寸可以做得更小,同时传输速率更高。但是我们知道,在很多数字系统如CPU、DSP、FPGA等内部,进行数据处理的小单位都是Byte,即8bit,把一个或多个Byte的数据通过串行总线可靠地传输出去是需要对数据做些特殊处理的。将并行数据转换成串行信号传输的简单的方法如图1.19所示。比如发送端的数据宽度是8bit,时钟速率是100MHz,我们可以通过Mux(复用器)芯片把8bit的数据时分复用到1bit的数据线上,相应的数据速率提高到800Mbps(在有些LVDS的视频信号传输中比较常用的是把并行的7bit数据时分复用到1bit数据线上)。信号到达接收端以后,再通过Demux(解复用器)芯片把串行的信号分成8路低速的数据。
数字信号的预加重(Pre-emphasis)
如前所述,很多常用的电路板材料或者电缆在高频时都会呈现出高损耗的特性。目前的高速串行总线速度不断提升,使得流行的电路板材料达到极限从而对信号有较大的损耗,这可能导致接收端的信号极其恶劣以至于无法正确还原和解码信号,从而出现传输误码。如果我们观察高速的数字信号经过长的传输通道传输后到达接收端的眼图,它可能是闭合的或者接近闭合的。因此工程师可以有两种选择:一种是在设计中使用较为昂贵的电路板材料;另一种是仍然沿用现有材料,但采用某种技术来补偿传输通道的损耗影响。考虑到在高速率的情况下低损耗的电路板材料和电缆的成本过高,我们通常会优先尝试相应的信号补偿技术,预加重(Pre-emphasis)和均衡就是高速数字电路中常用的两种信号补偿技术。
数字信号处理技术经过几十年的发展已经相当成熟,目前在很多领域都有着宽敞的应用。
数字信号的时域和频域
数字信号的频率分量可以通过从时域到频域的转换中得到。首先我们要知道时域是真实世界,频域是更好的用于做信号分析的一种数学手段,时域的数字信号可以通过傅里叶变换转变为一个个频率点的正弦波的。这些正弦波就是对应的数字信号的频率分量。假如定义理想方波的边沿时间为0,占空比50%的周期信号,其在傅里叶变换后各频率分量振幅。
可见对于理想方波,其振幅频谱对应的正弦波频率是基频的奇数倍频(在50%的占空比下)。奇次谐波的幅度是按1"下降的(/是频率),也就是-20dB/dec(-20分贝每十倍频)。 传统的数字信号带宽计算;江苏数字信号测试配件
什么是模拟信号?数字信号?江苏数字信号测试配件
要想得到零边沿时间的理想方波,理论上是需要无穷大频率的频率分量。如果比较高只考虑到某个频率点处的频率分量,则来出的时域波形边沿时间会蜕化,会使得边沿时间增大。例如,一个频率为500MHz的理想方波,其5次谐波分量是2500M,如果把5次谐波以内所有分量成时域信号,贝U其边沿时间大概是0.35/2500M=0.14ns,即140ps。
我们可以把数字信号假设为一个时间轴上无穷的梯形波的周期信号,它的傅里叶变换
对应于每个频率点的正弦波的幅度,我们可以勾勒出虚线所示的频谱包络线, 可以看到它有两个转折频率分别对应1/材和1/”(刁是半周期,。是边沿时间)
从1/叫转折频率开始,频谱的谐波分量是按I/?下降的,也就是-40dB/dec (-40分贝每 十倍频,即每增大十倍频率,谐波分量减小100倍)。可以看到相对于理想方波,从这个频 率开始,信号的谐波分量大大减小。 江苏数字信号测试配件