校准DDR一致性测试调试

(2)根据读/写信号的幅度不同进行分离。如果PCB走线长度比较 长，在不同位置测试时可能读/写信号的幅度不太一样，可以基于幅度进行触发分离。但是 这种方法对于走线长度不长或者读/写信号幅度差别不大的场合不太适用。

(3)根据RAS、CAS、CS、WE等控制信号进行分离。这种方法使用控制信号的读/写  来判决当前的读写指令，是可靠的方法。但是由于要同时连接多个控制信号以及Clk、 DQS、DQ等信号，要求示波器的通道数多于4个，只有带数字通道的混合信号示波器才能  满足要求，而且数字通道的采样率也要比较高。图5.11是用带高速数字通道的示波器触发  并采集到的DDR信号波形。 DDR地址、命令总线的一致性测试。校准DDR一致性测试调试

DDR地址、命令总线的一致性测试

DDR的地址、命令总线的信号完整性测试主要测试其波形和时序参数。地址总线An、 命令总线/RAS、/CAS、/WE、/CS需要测试的信号品质主要包括：Vmax （最大电压值）；Vmin （小电压值）；Overshoot （过冲）和Undershoot （下冲）的持续时间的大值；Slew Rate （斜率）；Ringback （回沟）等。还需要测试相对于时钟边沿的Setup Time （建立时间）和Hold Time （保持时间）。建立时间和保持时间的定义如图7.134所示，其中加为建立时间，如为 保持时间，针对DDR400,加和如为0.7ns。

校准DDR一致性测试调试DDR总线一致性测试对示波器带宽的要求；

在进行接收容限测试时，需要用到多通道的误码仪产生带压力的DQ、DQS等信号。测 试 中 被 测 件 工 作 在 环 回 模 式 ， D Q 引 脚 接 收 的 数 据 经 被 测 件 转 发 并 通 过 L B D 引 脚 输 出 到 误码仪的误码检测端口。在测试前需要用示波器对误码仪输出的信号进行校准，如DQS与 DQ的时延校准、信号幅度校准、DCD与RJ抖动校准、压力眼校准、均衡校准等。图5.21 展示了一整套DDR5接收端容限测试的环境。

DDR4/5的协议测试

除了信号质量测试以外，有些用户还会关心DDR总线上真实读/写的数据是否正确， 以及总线上是否有协议的违规等，这时就需要进行相关的协议测试。DDR的总线宽度很  宽，即使数据线只有16位，加上地址、时钟、控制信号等也有30多根线，更宽位数的总线甚  至会用到上百根线。为了能够对这么多根线上的数据进行同时捕获并进行协议分析，适  合的工具就是逻辑分析仪。DDR协议测试的基本方法是通过相应的探头把被测信号引到  逻辑分析仪，在逻辑分析仪中运行解码软件进行协议验证和分析。

需要注意的是，由于DDR的总线上存在内存控制器和内存颗粒两种主要芯片，所以 DDR的信号质量测试理论上也应该同时涉及这两类芯片的测试。但是由于JEDEC只规定 了对于内存颗粒这一侧的信号质量的要求，因此DDR的自动测试软件也只对这一侧的信 号质量进行测试。对于内存控制器一侧的信号质量来说，不同控制器芯片厂商有不同的要 求，目前没有统一的规范，因此其信号质量的测试还只能使用手动的方法。这时用户可以在 内存控制器一侧选择测试点，并借助合适的信号读/写分离手段来进行手动测试。DDR读写眼图分离的InfiniiScan方法？

工业规范标准，Specification:如果所设计的功能模块要实现某种工业标准接口或者协议，那一定要找到相关的工业规范标准，读懂规范之后，才能开始设计。

因此，为实现本设计实例中的DDR模块，需要技术资料和文档。

由于我们要设计DDR存诸模块，那么在所有的资料当中，应该较早了解DDR规范。通过对DDR规范文件JEDEC79R]的阅读，我们了解到，设计一个DDR接口，需要满足规范中规定的DC，AC特性及信号时序特征。下面我们从设计规范要求和器件本身特性两个方面来解读，如何在设计中满足设计要求。 DDR测试信号问题排查；校准DDR一致性测试调试

DDR4参数测试参考解决方案.校准DDR一致性测试调试

通常我们会以时钟为基准对数据信号叠加形成眼图，但这种简单的方法对于DDR信 号不太适用。DDR总线上信号的读、写和三态都混在一起，因此需要对信号进行分离后再进 行测量分析。传统上有以下几种方法用来进行读/写信号的分离，但都存在一定的缺点。

(1)根据读/写Preamble的宽度不同进行分离(针对DDR2信号)。Preamble是每个Burst的数据传输开始前，DQS信号从高阻态到发出有效的锁存边沿前的  一段准备时间，有些芯片的读时序和写时序的Preamble的宽度可能是不一样的，因此可以  用示波器的脉冲宽度触发功能进行分离。但由于JEDEC并没有严格规定写时序的  Preamble宽度的上限，因此如果芯片的读/写时序的Preamble的宽度接近则不能进行分  离。另外，对于DDR3来说，读时序的Preamble可能是正电平也可能是负电平；对于  DDR4来说，读/写时序的Preamble几乎一样，这都使得触发更加难以设置。 校准DDR一致性测试调试

深圳市力恩科技有限公司是一家集生产科研、加工、销售为一体的****，公司成立于2014-04-03，位于深圳市南山区南头街道南联社区中山园路9号君翔达大厦办公楼A201。公司诚实守信，真诚为客户提供服务。公司现在主要提供实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪等业务，从业人员均有实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪行内多年经验。公司员工技术娴熟、责任心强。公司秉承客户是上帝的原则，急客户所急，想客户所想，热情服务。公司与行业上下游之间建立了长久亲密的合作关系，确保实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪在技术上与行业内保持同步。产品质量按照行业标准进行研发生产，绝不因价格而放弃质量和声誉。在市场竞争日趋激烈的现在，我们承诺保证实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪质量和服务，再创佳绩是我们一直的追求，我们真诚的为客户提供真诚的服务，欢迎各位新老客户来我公司参观指导。