很多经典的处理器采用了并行的总线架构。比如大家熟知的51单片机就采用了8根并行数据线和16根地址线;CPU的鼻祖——Intel公司的8086微处理器——**初推出时具有16根并行数据线和16根地址线;
现在很多嵌入式系统中多使用的ARM处理器则大部分使用32根数据线以及若干根地址线。并行总线的比较大好处是总线的逻辑时序比较简单,电路实现起来比较容易;但是缺点也是非常明显的,比如并行总线的信号线数量非常多,会占用大量的引脚和布线空间,因此芯片和PCB的尺寸很难实现小型化,特别是如果要用电缆进行远距离传输时,由于信号线的数量非常多,使得电缆变得非常昂贵和笨重。 数字信号上升时间的定义;辽宁信息化数字信号测试
为了提高信号在高速率、长距离情况下传输的可靠性,大部分高速的数字串行总线都会采用差分信号进行信号传输。差分信号是用一对反相的差分线进行信号传输,发送端采用差分的发送器,接收端相应采用差分的接收器。图1.13是一个差分线的传输模型及真实的差分PCB走线。
采用差分传输方式后,由于差分线对中正负信号的走线是紧密耦合在一起的,所以外界噪声对于两根信号线的影响是一样的。而在接收端,由于其接收器是把正负信号相减的结果作为逻辑判决的依据,因此即使信号线上有严重的共模噪声或者地电平的波动,对于的逻辑电平判决影响很小。相对于单端传输方式,差分传输方式的抗干扰、抗共模噪声能力 提高。 辽宁信息化数字信号测试什么是模拟信号和数字信号是什么。
对于典型的3.3V的低电压TTL(LVTTL)信号来说,判决阈值的下限是0.8V,判决阈 值的上限是2.0V。正是由于判决阈值的存在,使得数字信号相对于模拟信号来说有更高的 可靠性和抗噪声的能力。比如对于3.3V的LVTTL信号来说,当信号输出电压为0V时, 只要噪声或者干扰的幅度不超过0.8V,就不会把逻辑状态由0误判为1;同样,当信号输出 电压为3.3V时,只要噪声或者干扰的幅度不会使信号电压低于2.0V,就不会把逻辑状态 由1误判为0。
从上面的例子可以看到,数字信号抗噪声和干扰的能力是比较强的。但也需要注意,这 个“强”是相对的,如果噪声或干扰的影响使得信号的电压超出了其正常逻辑的判决区间,数字信号也仍然有可能产生错误的数据传输。在许多场合,我们对数字信号质量进行分析和 测试的基本目的就是要保证其信号电平在进行采样时满足基本的逻辑判决条件。
对于一个理想的方波信号,其上升沿是无限陡的,从频域上看 它是由无限多的奇数次谐波构成的,因此一个理想方波可以认为是无限多奇次正弦谐波 的叠加。
但是对于真实的数字信号来说,其上升沿不是无限陡的,因此其高次谐波的能量会受到 限制。比如图1.3是用同一个时钟芯片分别产生的50MHz和250MHz的时钟信号的频 谱,我们可以看到虽然两种情况下输出时钟频率不一样,但是信号的主要频谱能量都集中在 5GHz以内,并不见得250MHz时钟的频谱分布就一定比50MHz时钟的大5倍。 数字信号的抖动(Jitter);
数字信号的抖动(Jitter)
抖动的概念
抖动(Jitter)是数字信号,尤其是高速数字信号的一个非常关键的概念。如图1.40所 示,抖动反映的是数字信号偏离其理想位置的时间偏差。
高频数字信号的比特周期都非常短,一般为几百ps甚至几十ps,很小的抖动都会造成信号采样位置的变化从而造成数据误判,所以高频数字信号对于抖动都有严格的要求。抖动这个概念说起来简单,但实际上仔细研究起来是非常复杂的,关于其概念的理解有以下几个需要注意的方面:
数字 信号处理系统的基本组成;辽宁信息化数字信号测试
数字信号的带宽(Bandwidth);辽宁信息化数字信号测试
我们经常使用到的总线根据数据传输方式的不同,可以分为并行总线和串行总线。
并行总线是数字电路中早也是普遍采用的总线结构。在这种总线上,数据线、地址线、控制线等都是并行传输,比如要传输8位的数据宽度,就需要8根数据信号线同时传输;如果要传输32位的数据宽度,就需要32根数据信号线同时传输。除了数据线以外,如果要寻址比较大的地址空间,还需要很多根地址线的组合来不同的地址空间。图1.7是一个典型的微处理器的并行总线的工作时序,其中包含了1根时钟线、16根数据线、16根地址线以及一些读写控制信号。 辽宁信息化数字信号测试
深圳市力恩科技有限公司在实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪一直在同行业中处于较强地位,无论是产品还是服务,其高水平的能力始终贯穿于其中。公司始建于2014-04-03,在全国各个地区建立了良好的商贸渠道和技术协作关系。力恩科技以实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪为主业,服务于仪器仪表等领域,为全国客户提供先进实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪。多年来,已经为我国仪器仪表行业生产、经济等的发展做出了重要贡献。